PCB에서 VIA Stub이 미치는 영향과 최선의 설계방법

도금 된 스루 홀 (PTH) 비아 모델링에 대해서 많은 고객분들이 임피던스 및 SI(신호 무결성)과 관련하여  비아 모델링에 대해 문의하셔서 디바이스간에 전파 될 때 일정한 안정적인 임피던스 관리의 필요성을 인식합니다.

 

비아 모델링에는 3D 전파 시뮬레이터와 같은 정교한 툴이 필요합니다. 그러나 비용과 시간에 효과적이며 3D 솔버에 의지하기 전에 고려해야하는 비아의 영향을 완화하기 위해 취할 수있는 몇 가지 간단한 단계가 있습니다. 또한 신호 무결성 관점에서 연결되지 않은 비아 스터브가 비아 자체의 지오메트리보다 신호에 훨씬 더 큰 영향을 미치는 것으로 간과되기도합니다.

 

이 애플리케이션 노트에서는 원하는 비트 전송률 또는 작동 주파수에서 비아 스터브의 영향을 줄이거 나 제거하기위한 단계를 수행해야하는지 확인하는 방법에 대해 설명합니다. 본문에서 발견 할 결론 중 일부는 매우 놀랍고 종종 직관적입니다. 네트 및 신호 추적 불연속 전기 신호는 장치를 서로 연결하는 금속 흔적 (일반적으로 구리)을 통해 PCB 시스템을 통해 전파됩니다. 장치를 함께 연결하는 각각의 단일 구리 조각을 그물이라고합니다. 네트 트레이스는 부분적으로 단면과 형상에 의해 결정된 특성 임피던스를 나타냅니다. 신호에 의해 보여지는 임피던스가 신호가 왜곡되지 않은 그물 아래로 전파되는 것과 동일하게 유지된다면. 임피던스의 변화는 신호의 일부가 변화의 지점에서 반영되도록합니다. 이러한 반사는 신호의 왜곡을 나타냅니다. 임피던스 변화를 일으키는 기능을 불연속이라고합니다. 예를 들어, 불연속성은 네트 끝의 개방 회로, 트레이스 폭의 변화, 네트의 분기 또는 스터브 또는 네트를 다른 층으로 운반하는 비아에서 발생할 수 있습니다 (그림 1 참조).

그림 1 모델링을 통해 비아는 네트에 대한 지오메트리 변화의 짧은 섹션을 나타내며 용량 성 및 / 또는 유도 성 불연속으로 나타날 수 있으며, 비아를 통해 이동할 때 신호가 반사되고 일부 저하된다. 그러나, 많은 경우에, 불연속의 영향은, 특히 비아의 전기 길이가 신호의 상승 시간에 비해 짧은 경우, 실질적으로 무시할 수있는 반사 일 것이다. 일반적으로, 비아 지연이 신호 상승 시간보다 상당히 짧도록 비아가 만들어 져야합니다. 신호 상승 시간이 비아 지연에 가까워지면 비아 동작을 정확하게 모델링해야합니다 (예 : 3D 필드 솔버 사용). 이러한 비아를 통과하는 디지털 신호의 성능은 어떠한 경우에도 좋지 않습니다. 스텁 위의 그림 1에서 비아는 보드를 통해 뚫었습니다. 전류는 두 트레이스 사이의 비아 부분을 통해서만 이동합니다. 비아는 일반적으로 트레이스의 전체 길이에 비해 매우 짧습니다. 그러나,이 부분 아래에서, 회로와 직렬로 연결되지 않은 비아의 전도성 부분 인 미사용 스터브는 공진 주파수 주위에서 상당한 신호 열화 (구조의 1/4 파장에 의해 결정됨)를 갖는 종결되지 않은 전송 라인으로 제시된다. 스터브가 길수록 임피던스 불연속성이 커지고 신호 경로에 대한 손실이 커집니다. 일반적으로 스텁은 비아 자체보다 훨씬 더 많은 신호 저하를 나타냅니다. 역 드릴링 스터브는 일반적으로 회로에서 유용한 목적을 제공하지 않으므로 종종 백 드릴링으로 제거됩니다. 백 드릴링 (비아의 스터브 섹션에서 원하지 않는 전도성 도금이 원래 비아 홀을 생성하는 데 사용되는 드릴 비트보다 약간 큰 직경의 드릴 비트를 사용하여 제거되는 경우)은 특히 스터브가 긴 경우 크게 개선 될 수 있습니다. 백 드릴링은 임피던스 매칭을 개선하고 결과적으로 감소 된 신호 감쇠로 공명을 줄이고, EMI / EMC 방사선을 줄이고, 비아 사이의 누화를 줄일 수 있습니다. 3D 전파 시뮬레이션으로 스터브 동작에 대한 완전한 분석이 가능하지만 많은 신호 무결성 엔지니어가 일반적으로 사용하는 경험 법칙은 단순히 시간 소모적 인 분석을 우회하고 스터브 길이를 가능한 짧게 만드는 것입니다. 스텁 체크를 통한 Si9000 Si9000에는 비아 스터브의 신호 왜곡 가능성에 대한 간단한 색상 코딩 go / no go 확인을 제공하는 Via Stub 확인이 통합되어 있습니다. 스터브 길이와 Er이 증가하고 신호 상승 시간이 줄어들면 스터브의 효과가 증가합니다.

 

간단한 대화식 제어를 통해 다양한 스터브 길이, 신호 상승 시간 및 유전 상수 값에 대한 비아 스터브의 잠재적 영향을 신속하게 분석 할 수 있습니다.

그림 2-2.5mm 스터브 Si9000 화면 컨트롤을 사용하여 스터브 길이, 신호 상승 시간 및 기판 유전 상수 Er1에 대한 값을 지정하십시오. Si9000은 세 가지 요소의 조합 결과를 계산하고 스터브의 전기적 중요성을 반영하도록 스터브 색상을 변경합니다. 그림 2에서 Si9000은 위 구조에서 2.5mm 스터브의 효과가 500ps보다 긴 신호 상승 시간에 대해 무시 될 수 있다고 결정합니다. 아래 예에서는 스터브 길이 컨트롤을 5로 이동하여 스터브 길이 5mm의 효과를 모델링합니다.

 

그림 3-5mm 스터브 도 3에 도시 된 5mm 스텁 위에 상당한 신호 왜곡을 초래할 수있다

그림 4-7.5mm 스터브 위 그림 4의 모델은이 구조에서 7.5mm의 스터브 길이가 심각한 신호 저하를 유발할 수 있음을 보여줍니다. 위에서 논의 된 백 드릴링 프로세스 외에 비아 스터브의 영향을 최소화하기 위해 일반적으로 사용되는 몇 가지 기술이 있습니다. 

 

#참고문헌 : https://www.polarinstruments.com/support/si/AP8166.html