PCB 설계기술이 중요한 이유와 신호처리시 나타나는 증상

PCB 설계기술이 중요한 이유와 신호처리시 나타나는 증상

PCB설계기술이 중요한 이유는? 20세기까지만 하더라도 대체로 주파수 대역폭이 수백 MHZ 이하로서, 비교적 낮은 주파수를 사용하였다. 이 주파수 대역에서는 PCB에서 발생할 수 있는 문제점들이 크게 이슈화 되지는 못함. [기존에 발생한 PCB에서의 문제점] -아날로그 회로의 일부 오프셋 값이 허용오차 범위내에 관리 -전원라인의 일부가 다소 불안정한 현상 è적절한 수동소자를 삽입하여 쉽게 해결 [최근에 발생하는 PCB에서의 문제점] 매우 빠른 주파수 대역사용, 제품은 작아지고, 슬림화 -RF회로에서 임피던스 부정합현상이 디지털에서 발생 -전원회로에서의 리플현상이 디지털 회로에서 발생 -안테나에서의 반사 (Reflection)현상이 디지털에서도 발생 -단자간의 좁은 간격, 까다롭고 엄격해진 설계 규칙 -클..

  • format_list_bulleted [PCB설계 강의실]/PCB설계개론
  • · 2018. 10. 26.
  • textsms

연배열된 PCB의 최소 사이즈

안녕하세요. 휴민스 이동호입니다.SMT를 고려하여 연배열을 많이 사용합니다.연배열된 PCB의 권장하는 최소 사이즈는 120mm*100mm입니다.나머지는 원판 수율을 고려하여 그 이상의 크기로 정하면 됩니다.

  • format_list_bulleted [PCB설계 강의실]/PCB설계개론
  • · 2018. 1. 26.
  • textsms

JTAG 의 개념과 배선시 고려사항

안녕하세요. 휴민스 전자캐드 연구실입니다. 흔히 JTAG을 디버깅을 위해서 많이 사용하고 있는데 설계시 크게 고려할 것은 없습니다만... 오늘은 이 규격에 대해서 알아보도록 하겠습니다.알고 안하는것과 몰라서 안하는것은 큰 차이가 있으니깐요.^^; 최근의 PCB들은 더욱더 복잡해지고, 고밀도 제품으로 설계되고 있다.부품의 종류도 대부분 SMD 부품을 사용하고 있는 현실이고, 작은 PCB에서 디버깅을 원활하게 하기 위해서 만들어진 방식JTAG은 IEEE 1149.1컨트롤러에 정의된 방식으로 4~5가지의 신호를 이용하여 테스트 할수 있다.TCK : Test clock inputTDO : Test data output, Test한 결과를 외부에서 모니터링 하기 위한 pin, 이 역시 TAP state에 따라 a..

  • format_list_bulleted [PCB설계 강의실]/PCB설계개론
  • · 2017. 10. 8.
  • textsms

HDMI PCB Design Guide

안녕하세요. 휴민스 전자캐드 연구실입니다. 오늘은 HDMI의 배선에의 디자인 가이드에 대해서 알아봅니다.기본적으로 HDMI의 스펙은 디퍼런셜 100옴이 규격입니다. 최근에는 SI를 통하여 85옴, 90옴 설계를 하기도 합니다.그래서, 중요한것은 전반적인 시스템의 구성을 고려하여 임피던스 매칭을 하는것이 중요합니다. 우선, TI에서 제공하는 HDMI PCB 디자인 가이드에 대해서 알아 보겠습니다.첨부의 파일을 참고 하시면 됩니다.TI 데이타 시트입니다. 참고해 보겠습니다. 시스템 구성에서 컨넥터와 케이블 등 전체 경로를 고려하여 PCB SI를 진행하고, 결과에 따라서 85옴 매칭을 할것인지? 88옴 매칭을 할것인지? 90옴 매칭을 할것인지 고려해야합니다. 요즘은 PCB설계가 매우 난해합니다. 절대적인 값을..

  • format_list_bulleted [PCB설계 강의실]/통신, 규격, DesignGuide
  • · 2017. 10. 7.
  • textsms

VIA Annular Ring (비아 에뉴얼링) 의 개념

안녕하세요. 휴민스입니다.VIA를 생성하면서 한번씩 생각을 해봅니다. 드릴 대비해서 PAD 사이즈는 얼마 이여야 할까? 우선 에뉴얼링의 개념 이해를 위해 아래를 참고하시기 바랍니다. 출처 : https://www.eptac.com/wp-content/uploads/2010/07/webinar_eptac_07_21_10.pdf 추가적인 자세한 설명은 다음 글로 확인해 주세요.https://humins.tistory.com/140

  • format_list_bulleted [PCB설계 강의실]/PCB설계개론
  • · 2017. 10. 2.
  • textsms

Minimum Blind/Buried gab Error 해결하기

안녕하세요. 휴민스 입니다.이번시간에는 Allegro 에서 빌드업으로 설계중에 일어날수 있는 DRC 에러를 해결하는 방법을 설명합니다.빌드업은 층간 비아를 사용하게 되는데 서로 다른 층간 비아도 같은 층으로 생각하여 Space 룰을 체크하게 됩니다.이때발생하는 에러가 Minimum Blind/Buried gab error입니다. [해결방법]You might need to set the BBVIA_SEPARATION, Drawing level property, Edit>Properties, set the Find drop-down to Drawing and More to get to the properties. By default "infinite" layers are considered for BB Vi..

  • format_list_bulleted [ CAD프로그램 ]/Allegro Orcad
  • · 2017. 10. 2.
  • textsms
반응형