PCB Design Guide (SATA)

The SATA interface does not support the Polarity Inversion. This means the positive and negative signal pins are not allowed to be swapped for layout simplification.

• format_list_bulleted [PCB설계 강의실]/PCB설계개론
• · 2018. 11. 6.
• textsms

PCB Design Guide (PCI Express)

PCI Express PCB설계시 아래의 규칙을 준수하여 설계한다.디퍼런셜 페어 임피던스는 90옴으로 관리 The PCIe interface supports the Polarity Inversion. This means the positive and negative signal pins can be inverted in order to simplify the layout by avoiding crossing of the signals. Some PCIe devices support additional Lane Reversal for multi-lane interfaces. Since the standard interfaces of Apalis provide only a single lane PCIe in..

• format_list_bulleted [PCB설계 강의실]/PCB설계개론
• · 2018. 11. 6.
• textsms

DDR PCB Design guide

DDR 이 출시된지 오래되었죠?예전 설계 기억이 나지 않아서 디자인가이드 찾아서 업로드 해봅니다.이때는 싱글임피던스가 50~60옴 사이라 55옴으로 설계를 많이 했었던 기억이 나네요.하이스피드 PCB설계가 일반화 되지 않던 때라서 대충? 설계해도 큰 문제는 없었습니다만....DDR3를 대충? 설계하시는 분들이 꽤 되더라구요~DDR, DDR2, DDR3, DD4 Topology가 조금 다르니 무시하지 마시길~ 데이타 시트의 주요부분입니다.싱글 : 50~60옴디퍼런셜 : 100~120옴 Signal length matching is a two-fold item for the board designer. To ensure a robust interface, the designer must address bot..

• format_list_bulleted [PCB설계 강의실]/PCB설계개론
• · 2018. 11. 4.
• textsms

DDR3 Module 디자인가이드, 설계룰, 설계 규칙

1. Impedance Rules1) Clock Diff 90~95 ohm (1600MT/S) 2) Ctorol40~50 ohm 3) Address, Command40~50 ohm 4) DataDiff 90~95 ohm (1600MT/S)40~50 ohm 2. Length Matching &1) Clock Clock Pair내 0.1mmClock Pair 와 Pair간 0.25mm 2)ControlCTRL group내 0.1CTRL는 Clock +0.5 ~ -0.5mm 이내로 설계 3) Address, Command (Single 40~50 ohm)Address와 command는 +0.5 ~ -0.5mm 이내로 설계Address와 command는 Clock +0.5 ~ -0.5mm 이내로 설계 4) ..

• format_list_bulleted [ PCB설계 실무 ]/DDR Memory Design
• · 2017. 4. 15.
• textsms